今年2月，国际IC顶级期刊IEEE Journal of Solid State Circuits (JSSC)第45卷第2期发表了我信息工程学院博士生刘渭同学为第一作者的研究论文：“A PVT Tolerant 10 to 500 MHz All-Digital Phase-Locked Loop With Coupled TDC and DCO ”。这也是北京大学首次以第一作者单位在该国际著名期刊上发表论文。刘渭同学是我学院2006级博士生，攻读博士学位期间，从事新型锁相环电路研究。在学术研究上，他勤奋努力，积极探索，在导师们的指导下，提出了一种新结构的时域全数字锁相环并对此展开了系统研究。研究结果表明，这种锁相环与现有的相位域全数字锁相环相比，不仅结构更为精简，芯片面积和功耗也大为减小。同时，锁相环稳定度不受工艺，电源电压和温度（PVT）的影响。刘渭同学的导师为王阳元院士，协作导师为张盛东教授。